Ders Kodu Ders Adı Teorik Uygulama Laboratuvar Yerel Kredi AKTS
MEE214 SAYISAL ELEKTRONİK 2,00 2,00 0,00 3,00 3,00

Ders Detayı
Dersin Dili : İngilizce
Dersin Seviyesi : Lisans
Ön Koşullar : Yok
Dersin Amacı : Bu dersin amacı öğrenciye kombinasyonal ve ardışık devre dizaynının çeşitli yönlerini tartışarak dijital sistem konseptlerini ve mantık tasarımını anlatmaktır. Ayrıca bu ders Proteus denen donanım ve simulasyon yazılımına da verilen laboratuvarlar sayesinde giriş yapmayı amaçlamıştır.
Dersin İçeriği : Dijital sistemlere giriş Mantıksal cebir ve kapılar Mantık basitleştirmesi Kombinasyonal mantık devreleri Ardışık mantık devreleri Kayıt tutucu ve sayıcı devreler Hafıza devrelerinin temelleri
Dersin Kitabı / Malzemesi / Önerilen Kaynaklar : Digital Design: With An Introduction to the Verilog HDL, 5th edition, by M. Morris Mano, Michael D. Ciletti, Pearson.
Planlanan Öğrenme Etkinlikleri ve Öğretme Yöntemleri : Teorik ders içerikleri Ödevler Soru çözme oturumları Pratik deneyler
Ders İçin Önerilen Diğer Hususlar : -
Dersi Veren Öğretim Elemanları : Dr. Öğr. Üyesi Osman Akın
Dersi Veren Öğretim Elemanı Yardımcıları : Araştırma Görevlileri
Dersin Verilişi : Formal ders anlatımı, soru çözümleri, ev ödevleri, bilgisayar uygulamaları

  • 1 Dijital sistemleri ve ikilik sistemin temellerini öğrenmek
  • 2 Mantıksal kapıları ve devreleri anlamak
  • 3 Mantık sadeleştirmeyi anlamak ve Karnaugh Haritası
  • 4 Kombinasyonel mantık devre dizayn prosedürünü anlamak
  • 5 Ardışık mantık devrelerin dizayn prosedürünü anlamak
  • 6 Sıkça kullanılan kombinasyonel ve ardışık mantık devrelerini anlamak
  • 7 IC bileşenlerini kullanarak mantık devrelerini laboratuvarda üretmek ve test etmek

Ders Kodu Ders Adı Teorik Uygulama Laboratuvar Yerel Kredi AKTS

Teorik Uygulama Laboratuvar Hazırlık Bilgileri Öğretim Metodları
1.Hafta *Dijital sistemlerin temelleri
2.Hafta *İkilik sistem hesaplamaları
3.Hafta *Lojik işlemler, kapılar ve transistörler
*İkilik ve onluk sistem
4.Hafta *Doğruluk Tablolarının Oluşturulamsı
*Ödev 1
5.Hafta *Mantık devresi sadeleştirmeleri, Karnaugh Haritası
6.Hafta *Kapı konversiyonu
*Kod dönüştürücüler
7.Hafta *Ödev 2
*Ödev 2
8.Hafta *Combinational Logic Circuits - Toplayıcı / Çıkarma
9.Hafta *Ödev 3
*Ödev 3
*Toplayıcı ve çıkarıcılar
10.Hafta *Ardışık lojik devreler - Latchler
11.Hafta *Ardışık lojik devreler - Flip flop devreleri
12.Hafta *Ardışık Devre Tasarımı
*Ödev 4
*Yukarı-aşağı sayıcı tasarımı
13.Hafta *Ardışık lojik devreler - Kaydedici ve sayıcılar
14.Hafta *Ödev 5
*Ödev 5

  • 2 Final : 40,000
  • 4 Vize : 20,000
  • 5 Laboratuvar : 30,000
  • 6 Proje : 10,000

Aktiviteler Sayı Süresi(Saat) Toplam İş Yükü
Vize 1 3,00 3,00
Proje 1 20,00 20,00
Final 1 3,00 3,00
Laboratuvar 9 2,00 18,00
Uygulama / Pratik Sonrası Biresysel Çalışma 4 1,00 4,00
Ara Sınav Hazırlık 1 6,00 6,00
Final Sınavı Hazırlık 1 8,00 8,00
Quiz Hazırlık 5 1,00 5,00
Ev Ödevi 5 5,00 25,00
Toplam : 92,00
Toplam İş Yükü / 30 ( Saat ) : 3
AKTS : 3,00